Multi-operand Decimal Adder Trees for FPGAs

The research and development of hardware designs for decimal arithmetic is currently going under an intense activity. For most part, the methods proposed to implement fixed and floating point operations are intended for ASIC designs. Thus, a direct mapping or adaptation of these techniques into a FPGA could be far from an optimal solution. Only a few studies have considered new methods more suitable for FPGA implementations. A basic operation that has not received enough attention in this context is multi-operand BCD addition. For example, it is of interest for low latency implementations of decimal fixed and floating point multipliers and decimal fused multiply-add units. We have explored the most representative proposals for multi-operand BCD addition and found that the resultant implementations in FPGAs are still very inefficient in terms of both area and latency when compared to their binary counterparts. In this paper we present a new method for fast and efficient implementation of multi-operand BCD addition in current FPGA devices. In particular, our proposal maps quite well into the slice structure of the Xilinx Virtex-5/Virtex-6 families and it is highly pipelineable. The synthesis results for a Virtex-6 device indicate that our implementations halve the area and latency of previous proposals, presenting area and delay figures close to those of optimal binary adder trees. Key-words: Decimal arithmetic, IEEE 754-2008, BCD multi-operand addition, carry-ripple adder, pipelined adder trees, FPGA implementation ∗ INRIA, LIP (UMR 5668 CNRS ENS de Lyon INRIA UCBL), Université de Lyon, [email protected] † ENS de Lyon, LIP (UMR 5668 CNRS ENS de Lyon INRIA UCBL), Université de Lyon, [email protected] in ria -0 05 26 32 7, v er si on 1 14 O ct 2 01 0 Addition décimale multi-opérande sur FPGA Résumé : La recherche sur l’implantation en matériel de l’arithmétique décimale est actuellement très active, la plupart des travaux portant sur des opérateurs pour les processeurs, en virgule fixe ou flottante. Mais les techniques développées pour un circuit intégré n’aboutissent pas forcément à une implémentation optimale dans un FPGA. Il n’y a que peu d’études ciblant explicitement les FPGA. Cet article s’intéresse dans ce contexte, à l’addition BCD multiopérande, au cœur de multiplieurs et de multiplieurs-accumulateurs à faible latence. Nous étudions les architectures proposées pour cette opération décimale, et nous observons que, sur FPGA, leur performance (surface et latence) est très inférieure à celle des opérations binaire à précision comparable. Nous présentons donc dans cet article une nouvelle technique d’addition BCD multi-opérandes qui s’avère plus efficace que les propositions précédentes sur les FPGA actuels. Elle s’adapte particulièrement bien à la structure fine des FPGA Xilinx Virtex5/Virtex-6, et se prête bien au pipeline. Les résultats de synthèse montrent que notre implémentation divise par deux la surface et la latence par rapport aux propositions précédentes, les ramenant à des valeurs comparables à celles des meilleurs additionneurs multi-opérandes binaires. Mots-clés : Arithmétique décimale, IEEE 754-2008, addition BCD multiopérande, additionneur à propagation de retenue, arbres d’addition pipelinés, implémentation sur FPGA in ria -0 05 26 32 7, v er si on 1 14 O ct 2 01 0 Multi-operand Decimal Adder Trees for FPGAs 3